主存儲器的結構特征
作者：佚名 時間：2012-03-09 分享到：
主存中每個存儲單元是以字節編址的,存儲器集成電路一般把單元中各個字節的1位-4位集成在一個芯片中,例如64k位的芯片,可以構成16k地址單元中的4位或64k地址單元中的1位,由8個64kx1的存儲器芯片就可構成64kb容量的存儲器.
主存在讀/寫操作時都要給出地址來選擇存儲單元,一般按矩陣形式(行和列)把存儲器芯片排列在一起,這樣可通過行地址選擇線和列地址選擇線來確定一個主存單元,例如32和32的陣形列構成1kb的主存,需用5個行地址和5個列地址進行譯碼.
系統中的主存由多個存儲器模塊組成.
我們考慮一個用4kx鐵dram芯片構成的16kb的主存模塊,模塊中的存儲體分為4組,4kx1的芯片中64和64行列的基本存儲單元,芯片上有一個允許信號輸入端ce和一個片選信號輸入端cs,在刷新時,cs禁止數據輸出.
刷新時序發生器產生存儲器刷新周期信號,此信號啟動一個刷新周期,刷新地址計數提供行地址,同時刷新時序發生器還使cs信號無效,且使ce有效,這樣模塊中具有同一行地址的所有單元同時刷新.
如沒特殊注明，文章均為上海聯楷網絡原創,轉載請注明來自：http://www.ktcbnqb.cn/help/20151126/n725.html
